1/fゆらぎをHDLにしてみた：如是我聞～これからＦＰＧＡの話をしよう～：SSブログ

	ブログをはじめるログイン

1/fゆらぎをHDLにしてみた　[FPGA] [編集]

前回、間欠カオス法を整数化したので最低限度の18bit精度ででHDLしてみた（というか、正確にはHDL化を前提に必要ビット数を見積もっていたのだけども）。

それで結論から先に言うと、どうやら18bit精度だと特定の値で繰り返しパターンに入ってしまうようだ。
これが実際にHDL実装したもののSignalTapで観測した様子。

綺麗に繰り返しパターンにはまってしまっててどうしたものかと考えていたところ、そもそもカオス系なんだから、フィードバックにちょっとだけノイズを混ぜてやれば安定系から崩れるのでは？と思い、２乗の値を加算する部分でLSBの１ビットだけランダムにひっくり返す処理を追加してみた。
と、こう書くとややこしい処理をいれたなと思われそうだけども、やってることはXorshit32の適当なビット（今回はMSBを使った）でフィードバックのLSBにXORをかけただけ。
結果はこう。