開発手法のトレンド

　データが古い話なんでアレなんだけども、2009年度の全世界でのPLD市場規模は３７億ドル、ASICが約１２０億ドル、ASSPが約４００億ドルという見積もりで、この中にはアナログICやDRAM、PC用のCPUやチップセットは含まれない。これらASSPをのぞく汎用半導体（PC用含む）の市場規模だとおよそ２５５０億ドル。
　これを見ると、PLDの３７億ドルを４社が稼ぎ出してるのに対してASICは全世界で寄ってたかってその３倍程度しか稼げてない。ASIC専業の会社が全世界で１２社しかない訳じゃないだろう。最低でもゼロが１個多い。関わる人数だったらゼロがもう１個ぐらい違うんじゃないかと推測してる。
　そう考えると労働力あたりの市場規模ではPLDの方が２桁ぐらい効率よく稼げてる計算になる。もちろんここにはインプリメントにかかる人件費は入ってない。

　で、話を国内に引き込むと、国内でのPLDとASICの規模差はまだ７倍以上あると言われ、関わってる人数差もたぶん同じぐらいで、年々差は縮まってるとはいえ、まだ５０～１００倍ぐらいの差があると思う。
　そうすると、国内での労働力対市場規模のコストパフォーマンスは１４倍ちょい。もっと差は大きいはずだけど、これもソフト系と同じでトップと底辺で生産能力に１０倍以上の開きがあるからだろう。国内ASIC規模が縮小すると、ASICエンジニアからPLDエンジニアへの転向が増えることは容易に予想がつく。両方ともHDL記述でチップ設計をしているから。
　ただ、FPGAとASICとではテスト工程と設計工程が根本的に違う。

　実際、ASICエンジニアがFPGAプロダクトを設計してもうまくいかない。
　ASICとFPGAでは設計の作法がぜんぜん違うからだ。ASICの作法でFPGAを作る、つまりFPGAを劣化ASICとして使ったらデバイスコストの分だけ割高になってしまう。FPGAの最大の利点はASICの１／１００～１／５００の時間で実機動作させることが可能な点。
　プロダクトの開発コストの大半は人件費。FPGAがASICの１／１００の時間で作れるのなら、１／１００の人数でよいという話。TATが２桁半違うというのは製作フローを根こそぎひっくり返すに等しい。
　ASICエンジニア（の割と人足に近い方）にそういう事を話すと「そんなばかな！」と言うけれども、実際に１／１００の人数でほぼ同期間かそれ以下で同じものは作れる。ただ、開発効率１００倍のままここに人足転向組が入ってくると、品質が下がって人件費ダンピングが起こることは明白なので、ASIC市場規模シュリンクで余剰した人材は「FPGAには来て欲しくない」というのが本音なのだ。
　だって邪魔だもん（身も蓋もない言い方）

　来て欲しいのはASICの作法に毒されてないFPGAネイティブの若い人。
　HDLでハードを設計して手元でプログラミングする、というのがPLD第一世代。たぶんいま４０代前半ぐらいの人じゃないかな？　そこからラピッドプロトタイピングを経てラピッドプロダクトになり始めたのが第二世代。３０代後半ぐらい。さらにFPGA性能が上がっていろんな機能が入り始めた第2.5世代を経て、ソフトウェアミクスドのSoC設計に至る第三世代（いまここ）
　第2.5世代あたりからすでにその兆候はあるものの、第三世代から明らかに変わるのは単なる実装設計から機能レベル設計、機構（システムレベル）設計になるということ。
　こうなるともうASICの作法はまったく通用しなくなる。必要なのは人足じゃなくてプロデューサー。
　第四世代がどうなるのかわからないけど、たぶん設計粒度を引き上げて必要な機能を膨大なライブラリからチョイスしてくる形になるんじゃないかと予想してる。きっと C#.NET Framework みたいな感じになる。そうなると価値を決めるのはシステムレベル設計と実装速度。ハードウェアは（コア部分を製造するごく一握りのメーカー以外）価値を生まなくなる。

　こうなったときに、機能ブロックの実装をどういう形態で行うのか、個人的にはそこにすごく興味がある。
　ソフトウェアのようにオープンプラットフォームでオープンソース開発が主流になるんだろうか？　それとも業界標準のセミクローズドの設計になるのだろうか？　はたまた、まったく新しい設計手法が登場して主流になるのだろうか？
　何にせよ、ワクワクするね！